积分商城

最新搜索： cadence 15.5 labview 测试系统搭建 MT3713 电气工程师手册 mentor graphics 任意波形信号发生器
您现在的位置是：首页 > 应用设计 > 万兆以太网物理层编解码电路的ASIC设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

万兆以太网物理层编解码电路的ASIC设计

更新时间：2020-03-28 18:29:42 大小：16M 上传用户：sun2152查看TA发布的资源 标签：以太网物理层asic 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

IEEE的万兆以太网协议802.3ae已经推出，将逐步成为以太网技术的主流。

它的10GBASE-R和10GBASE-W标准中物理编码层采用了64B/66B编解码方案。

64B/66B码只是一种码的格式转换，并没有显著增加码的0、1转换密度。64B/66B编解码方案包括64B/66B码格式转换、扰码/解扰以及数据速率转换。64B/66B码冗余度很小，其代价是同步所需时间和资源相对较多。

基于标准单元库的设计方法是ASIC（专用集成电路）的最常用的设计流程。它采用硬件描述语言的方式描述电路，通过仿真、综合、自动布局布线以及静态时序分析一套完整的设计流程完成芯片设计。设计自动化程度高，周期短，芯片性能也较高。万兆以太网物理层编解码电路采用VLSI/ASIC设计的流程，使用ARTISAN的TSMC0.18um CMOS工艺的标准单元库完成整个电路的设计。

本文分析了64B/66B编解码电路的总体功能以及内部各个模块的划分，介绍了一般自顶向下的、基于标准单元库的ASIC设计流程，并着重阐述该编解码电路中64B/66B编码/解码电路、扰码/解扰电路几个模块的功能与实现方法。此外还提出了一种新型异步FIFO（变速箱）的实现方式和电路结构。最后给出了ASIC设计结果，包括仿真波形、综合后电路和版图。仿真结果显示该芯片实现了协议规定的编/解码功能。

以太网技术由施乐公司（Xerox）于1973年提出并实现，当时的传输速率达到3Mbps，之后在施乐、Digital、Intel的共同努力下于1980年推出了10Mbps DIX以太网标准。1983年，以太网技术（8023）、令牌总线（802.4）、令牌环（802.5）共同成为局域网领域的三大标准。在此之后，以太网技术的应用获得了长足的发展，全双工以太网、百兆以太网技术相继出现。1995年，IEEE正式通过了802.3u快速以太网标准，以太网技术实现了第一次飞跃，传输速率的提升反过来又极大程度地促进了应用的发展，用户对网络容量的需求也得到了进一步激发，90年代以太网得到了前所未有的规模应用，大部分新建和改造的网络都采用了这一技术，百兆成为局域网的新潮流，进而又带动了以太网的进一步发展。


部分文件列表

文件名 大小
万兆以太网物理层编解码电路的ASIC设计.pdf 16M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号