积分商城

最新搜索： xc7a50t stm32f0 usb源码 STM32F103C8T6 I9300 Authorware 4.0 adxl355
您现在的位置是：首页 > 技术资料 > 实时低功耗的ARM中断控制器IP的设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

实时低功耗的ARM中断控制器IP的设计与实现

更新时间：2020-11-30 08:57:51 大小：2M 上传用户：liqiang9090查看TA发布的资源 标签：arm中断控制器 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

随着生活水平的提高，国家对边远地区的医疗服务也将改变传统的模式，便
携式与远程实时医疗将成为未来服务体系中的一个重要手段，研发各类移动式医
疗设备及开发芯片就显得尤为迫切。而中断控制器作为芯片中连接外部设备与
CPU
的枢纽，随着芯片复杂度的增加，担当的任务也越来越重要，其性能的优劣
将直接影响到整个系统的性能。一个功能完备的中断系统，能极大地提高计算机
处理事件的能力，提高效率，增强实时性。本项目所研究的中断控制器便是针对
低功耗移动医疗监控系统，是其中不可或缺的重要模块。
 
本课题采用自顶向下的方法完成对中断控制器
IP
的设计，采用
AMBA AHB
总
线接口，增强了中断控制器的通用性和可移植性。可以实现
32
种不同类型的中断，
为每一个中断源都提供一个向量寄存器，保证在任何时刻都只有一个中断在执行
处理。提供
16
个中断优先级，以满足实际应用的需要，同时还配置多种工作模式，
避免在某些场合造成的恶意访问，提高中断控制器的安全性。为了给予中断控制
器升级的空间，提供扩展中断接口的功能，支持菊花链结构。在设计中为了满足
对实时性的要求，对时序做了最严格的约束，采用单一的时钟网络，避免使用混
合触发器。
 
在完成各中断逻辑单元和中断优先级的设计后，运用
Verilog-HDL
语言对中
断控制器进行代码编写，联合
Modelsim
和
Debussy
对其进行了功能仿真，同时用
Xilinx
公司的
FPGA
验证了该中断控制器的可行性。综合工具则是使用
Synopsys
公司的
Design Compiler
，包括对环境的约束，同时对中断控制器采用可测性设计
和低功耗设计的方法，节约测试成本，降低了功耗。最后采用
SMIC 0.18μm CMOS
工艺库进行综合及布局布线，完成对中断控制器的版图设计。
 
实际测试结果表明：在
50MHz
的工作条件下：动态功耗
3.6884m W
，完成一
次中断操作，最差的情况仅需要
0.7μs
，满足了实时性和低功耗的要求。
 

部分文件列表

文件名文件大小修改时间
实时低功耗的ARM中断控制器IP的设计与实现_戴荣新.caj2248KB2020-11-30 08:39:26

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号