积分商城

最新搜索： xc7a50t stm32f0 usb源码 STM32F103C8T6 aiwa I9300
您现在的位置是：首页 > 技术资料 > AES-128算法的集成电路设计方法
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

AES-128算法的集成电路设计方法

更新时间：2020-06-11 08:34:04 大小：416K 上传用户：songhuahua查看TA发布的资源 标签：AES-128算法 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

该文从降低资源消耗的目标出发,提出了AES-128算法的集成电路设计方法。使用Verilog HDL语言进行RTL级建模,采用Model Sim工具进行功能仿真,完成了FPGA验证,综合结果表明本设计实现了降低硬件资源消耗的目标。

This article embarks from the target to reduce the consumption of resources, and puts forward the integrated circuit de-sign method of AES- 128 algorithm. Using Verilog HDL modeling the RTL, Model Sim tool improving the functional simulation,completing the FPGA verification, the design realized the aim to reduce the consumption of hardware resources.

部分文件列表

文件名 大小
AES-128算法的集成电路设计方法.pdf 416K

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号