推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的模拟计算ADC-DAC设计从精度到能效的权衡.docx

更新时间:2026-08-20 08:33:53 大小:39K 上传用户:潇潇江南查看TA发布的资源 标签:存算一体芯片ADCDAC低功耗设计精度能效权衡 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

面向存算一体芯片的模拟计算ADC/DAC设计从精度到能效的权衡

——SAR ADC到时间域ADC的低功耗数据转换电路设计

引言

在存算一体芯片中,模数转换器(ADC)和数模转换器(DAC)是连接模拟计算域和数字处理域的关键接口。输入数据通过DAC转换为模拟电压,驱动存储阵列执行MAC计算,计算结果通过ADC转换为数字值,供后续数字处理。ADCDAC的精度、速度和功耗直接影响存算一体芯片的整体性能。在边缘AI推理场景中,ADCDAC的功耗可占总功耗的30%50%,其设计优化至关重要。本文系统分析面向存算一体芯片的ADCDAC设计,探讨精度、速度和功耗之间的权衡。

存算一体芯片中ADC/DAC的独特需求

精度需求

存算一体芯片中ADC/DAC的精度需求由以下因素决定:

1. 计算精度AI推理的精度需求通常为INT8INT4,要求ADC的有效位数(ENOB)为8位或4位。

2. 阵列输出范围:存储阵列的模拟输出电流范围由阵列尺寸和单单元电流决定,ADC的输入范围需匹配阵列输出范围。

3. 非理想性补偿:模拟计算的非理想性(如电导漂移、非线性)需要额外的精度余量,通常要求ADCENOB比计算精度高12位。

速度需求

存算一体芯片中ADC/DAC的速度需求由推理吞吐量决定:

1. MAC操作频率:阵列的MAC操作频率通常为10MHz100MHzADC/DAC的转换速率需匹配操作频率。

2. 并行度:存算一体芯片通常采用列并行ADC架构,每列配置一个ADCADC的数量影响芯片面积和功耗。

3. 流水线要求ADC/DAC的转换延迟需与阵列的MAC计算延迟匹配,避免流水线停顿。


部分文件列表

文件名 大小
面向存算一体芯片的模拟计算ADC-DAC设计从精度到能效的权衡.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载