推荐星级：
- 1
- 2
- 3
- 4
- 5
verilog语言的FPGA数字锁相环PLL实现
资料介绍
【资源说明】使用verilog语言实现的FPGA数字锁相环（pll）
非常有价值的资料，欢迎下载，一定会对您有帮助！
部分文件列表
| 文件名 | 大小 |
| dpll3/ | |
| dpll3/db/ | |
| dpll3/db/dpd.(0).cnf.cdb | 1KB |
| dpll3/db/dpd.(0).cnf.hdb | |
| dpll3/db/dpd.asm.qmsg | 2KB |
| dpll3/db/dpd.asm_labs.ddb | |
| dpll3/db/dpd.cbx.xml | |
| dpll3/db/dpd.cmp.cdb | 3KB |
| dpll3/db/dpd.cmp.hdb | 5KB |
| dpll3/db/dpd.cmp.kpt | |
| dpll3/db/dpd.cmp.logdb | |
| ... | |
全部评论(0)