上传资源列表
-
Verilog数字系统设计教程 verilog_经验 Verilog HDL教程
大小：31M 更新时间：2020-06-29 下载积分：3分
Verilog数字系统设计教程 verilog_经验 Verilog HDL教程
-
华为Verilog设计约束
大小：168K 更新时间：2020-06-29 下载积分：1分
华为Verilog设计约束第1部分：命令规则每个文件只包含一个module，module名要小写，并且与文件名保持一致除parameter外，信号名全部小写，名字中的两个词之间用下划线连接由parameter定义的常量要求全部字母大写，自...
-
VHDL代码书写规范
大小：302K 更新时间：2020-06-29 下载积分：2分
VHDL代码书写规范目 次5.1.12 Comments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135.1.11.1 FSM 使用规定 . . . . . . . . . . . . . ....
-
Verilog+HDL+代码风格规范
大小：356K 更新时间：2020-06-29 下载积分：2分
Verilog+HDL+代码风格规范1. 目的为了提高Verilog HDL代码的可读性、可修改性、可重用性，方便成员间的交流使用，提升项目组的设计效率，现面向FPGA组制定Verilog HDL 代码规范。2. 范围本规范内容包括可综合设计规...
-
Altera推荐Verilog HDL代码风格
大小：717K 更新时间：2020-06-29 下载积分：2分
Altera推荐Verilog HDL代码风格：This chapter provides Hardware Description Language (HDL) coding stylerecommendations to ensure optimal synthesis results when targeting Altera® devices.HDL coding styl...
