上传资源列表
-
Verilog HDL设计方法概述
大小：196K 更新时间：2020-06-30 下载积分：2分
Verilog HDL设计方法概述前言随着电子设计技术的飞速发展，专用集成电路(ASIC)和用户现场可编程门阵列（FPGA）的复杂度越来越高。数字通信、工业自动化控制等领域所用的数字电路及系统其复杂程度也越来越高，特别是...
-
CPU设计简介-简化的RISC CPU设计
大小：544K 更新时间：2020-06-30 下载积分：2分
CPU设计简介-简化的RISC CPU设计在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、Top-Down设计方法、还学习了可综合风格的有限状态机的设计，其中EEPROM读写器的设计实质上...
-
-
谈VHDLVerilog的可综合性以及对初学者的一些建议
大小：93K 更新时间：2020-06-30 下载积分：2分
谈VHDL/Verilog的可综合性以及对初学者的一些建议一、HDL不是硬件设计语言过去笔者曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。在这个论坛上，也时常能...
-
Verilog inout 双向口使用和仿真
大小：39K 更新时间：2020-06-30 下载积分：2分
Verilog inout 双向口使用和仿真芯片外部引脚很多都使用inout类型的，为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。 inout在具体实现上一般用三态门...
