xzxbybd-电子工程师硬件开发源码下载,技术资源下载

您现在的位置是：首页 > 个人中心 > xzxbybd的日志

上传资源列表

verilog hdl教程逻辑源码135例

大小：162K 更新时间：2020-06-30 下载积分：2分

verilog hdl教程逻辑源码135例

标签：verilog hdl

ALTERA FPGA CPLD VERILOG 设计算法思想等进阶资料

大小：807K 更新时间：2020-06-30 下载积分：5分

ALTERA FPGA CPLD VERILOG 设计算法思想等进阶资料

标签：fpga cpld verilog

漫谈xilinx FPGA 配置电路

大小：73K 更新时间：2020-06-30 下载积分：2分

漫谈xilinx FPGA 配置电路这里要谈的时xilinx的spartan-3系列FPGA的配置电路。当然了，其它系列的FPGA配置电路都是大同小异的，读者可以类推，重点参考官方提供的datasheet，毕竟那才是最权威的资...

标签：xilinx fpga

Verilog设计小技巧

大小：109K 更新时间：2020-06-30 下载积分：2分

Verilog设计小技巧这是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查可靠性 **为时钟信号选用全局时钟缓冲器BUFG...

标签：verilog

HuaWei Verilog FPGA 设计约束条件

大小：111K 更新时间：2020-06-30 下载积分：2分

HuaWei Verilog FPGA 设计约束条件第1部分：命令规则每个文件只包含一个module，module名要小写，并且与文件名保持一致除parameter外，信号名全部小写，名字中的两个词之间用下划线连接由parameter定义的常量要求...

标签：verilog fpga 华为

上传资源上传优质资源有赏金

xzxbybd

打赏TA

上传资料：10345

下载资料：654

总收入：626.00元

搜索关注

STM32单片机应用与全案例实践

LabVIEW8.20程序设计从入门到精通

您现在的位置是：首页 > 个人中心 > xzxbybd的日志

上传资源列表

verilog hdl教程 逻辑源码135例

ALTERA FPGA CPLD VERILOG 设计算法思想等进阶资料

漫谈xilinx FPGA 配置电路

Verilog设计小技巧

HuaWei Verilog FPGA 设计约束条件

搜索关注

专栏首页

verilog hdl教程逻辑源码135例