上传资源列表
-
VHDL语言程序的基本结构
大小：592K 更新时间：2018-09-12 下载积分：1分
VHDL语言程序是用于描述硬件连接的结构性程序，采用文本文件编写。硬件电路模块具有外部接口和内部结构VHDL用程序模块表达硬件模块：设定外部端口、设计内部结构。实体说明部分：规定设计单元的输入输出接口信号或引...
-
基于VHDL数字跑表报告
大小：671K 更新时间：2018-09-12 下载积分：2分
本文利用XILINX-ISE以及XILINX EDA教学实验开发板实现数字跑表的开始、暂停以及复位等功能。ISE工程利用VHDL语言编写，主要由时钟分频电路模块、主控电路模块、计数器模块、控制电路模块这几大模块构成。通过分频器...
-
VHDL串口通信
大小：166K 更新时间：2018-09-12 下载积分：2分
由于UART是异步传输，没有传输同步时钟。为了能保证数据传输的正确性，UART采用16倍数据波特率的时钟进行采样。每个数据有16个时钟采样，取中间的采样值，以保证采样不会滑码或误码。一般UART一帧的数据位数为8，这...
-
VHDL入门教程
大小：1M 更新时间：2018-09-12 下载积分：1分
VHDL 中，预先定义好的数据类型有多种： 整数数据类型INTEGER，布尔数据类型BOOLEAN， 标准逻辑位数据类型STD _LOGIC和位数据类型BIT。BIT 数据类型的信号规定的取值范围是逻辑位‘0’和...
-
VHDL各种D触发器程序
大小：53K 更新时间：2018-09-12 下载积分：2分
VHDL各种D触发器程序第一题:普通触发器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY Dchu ISPORT (CLK,D:IN STD_LOGIC; Q:OUT STD_LOGIC);END;ARCHITECTURE FFQ OF Dchu ISSIGNAL Q1:STD_LOGIC;BEGINPROCESS...
