上传资源列表
-
数控分频器的VHDL设计
大小：50K 更新时间：2018-09-12 下载积分：2分
数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比。其原理是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。要求：在QuartusⅡ...
-
VHDL语言的基本语法
大小：240K 更新时间：2018-09-12 下载积分：1分
VHDL语言的标识符VHDL中的标识符可以是常数、变量、信号、端口、子程序或参数的名字。使用标识符要遵守如下规则：标识符由字母（A…Z，a…z）、数字和下划线字符组成;任何标识符必须以英文字母开头;末字符不能为下划...
-
VHDL语言程序的基本结构
大小：592K 更新时间：2018-09-12 下载积分：1分
VHDL语言程序是用于描述硬件连接的结构性程序，采用文本文件编写。硬件电路模块具有外部接口和内部结构VHDL用程序模块表达硬件模块：设定外部端口、设计内部结构。实体说明部分：规定设计单元的输入输出接口信号或引...
-
基于VHDL数字跑表报告
大小：671K 更新时间：2018-09-12 下载积分：2分
本文利用XILINX-ISE以及XILINX EDA教学实验开发板实现数字跑表的开始、暂停以及复位等功能。ISE工程利用VHDL语言编写，主要由时钟分频电路模块、主控电路模块、计数器模块、控制电路模块这几大模块构成。通过分频器...
-
VHDL串口通信
大小：166K 更新时间：2018-09-12 下载积分：2分
由于UART是异步传输，没有传输同步时钟。为了能保证数据传输的正确性，UART采用16倍数据波特率的时钟进行采样。每个数据有16个时钟采样，取中间的采样值，以保证采样不会滑码或误码。一般UART一帧的数据位数为8，这...
