上传资源列表
-
Xilinx FPGA Vivado 2014 示例 gate_verilog_no_project
大小:729K 更新时间:2022-12-04 下载积分:2分
Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。 基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现,内容包括:Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado...
-
Xilinx FPGA Vivado 2014 示例 gate_verilog_assign_rou
大小:463K 更新时间:2022-12-04 下载积分:2分
Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。 基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现,内容包括:Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado...
-
Xilinx FPGA Vivado 2014 示例 gate_verilog
大小:500K 更新时间:2022-12-04 下载积分:2分
Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。 基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现,内容包括:Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado...
-
Xilinx FPGA Vivado 2014 示例 gate_ultrascale
大小:179K 更新时间:2022-12-04 下载积分:2分
Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。 基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现,内容包括:Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado...
-
Xilinx FPGA Vivado 2014 示例 gate_ip
大小:5K 更新时间:2022-12-04 下载积分:2分
Xilinx FPGA权威设计指南——Vivado 2014集成开发环境 配套的工程示例。 基于Xilinx集成开发环境Vivado 2014.3的设计方法、设计流程和具体实现,内容包括:Xilinx UltraScale结构、Vivado集成设计环境导论、Vivado...