上传资源列表
-
Cadence-FSP设计流程
大小：4M 更新时间：2017-04-01 下载积分：2分
Cadence-FSP设计流程 随着集成化程度的提高，印制板设计中FPGA及其引脚数量越来越多，设计难度越来越大，Cadence FPGA System Planner设计平台正是为了应对如此愈发复杂的设计挑战。它从创建初始引脚配置着手，...
-
ATMEL-CPLD-烧写方法
大小：217K 更新时间：2017-04-01 下载积分：2分
ATMEL-CPLD-烧写方法 随着可编程逻辑器件的飞速发展，各大公司生产的高密度可编程逻辑器件不断推陈出新。实验的EDA部分采用的是ATMEL公司的ATF15xx系列CPLD，ATF15xx系列CPLD提供与Altera7000和3000系列器件引脚...
-
ALTERA新一代CPLD：MAX-V-介绍
大小：1M 更新时间：2017-04-01 下载积分：2分
ALTERA新一代CPLD：MAX-V-介绍 QuartusII11.0已经支持整个MAX V系列CPLD 支持的操作系统：Windows 7/XP/VISTA QuartusII分为订购版和WEB版
-
Altera公司CPLD的发展
大小：38K 更新时间：2017-04-01 下载积分：2分
Altera公司CPLD的发展 早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制,它们只能完成简单的数字逻辑功能。其后,出现了结构上...
-
FPGA中verilog-时序逻辑电路设计
大小：370K 更新时间：2017-04-01 下载积分：2分
FPGA中verilog-时序逻辑电路设计 数字电路按照结构特点不同分为两大类：组合逻辑电路（简称组合电路）和时序逻辑电路（简称时序电路）。
