推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA中verilog-时序逻辑电路设计

更新时间:2017-04-01 09:58:51 大小:370K 上传用户:z00查看TA发布的资源 标签:fpgaverilog设计逻辑电路 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA中verilog-时序逻辑电路设计 数字电路按照结构特点不同分为两大类:组合逻辑电路(简称组合电路)和时序逻辑电路(简称时序电路)。

部分文件列表

文件名 大小
4-FPGA中verilog-时序逻辑电路设计.ppt 370K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载