上传资源列表
-
-
利用Verilog HDL语言设计了出租车计费器使其具有时间 显示的实验
大小：273K 更新时间：2020-08-19 下载积分：0分
利用Verilog HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能
-
加法器是产生数的和的装置的实验
大小：295K 更新时间：2020-08-19 下载积分：0分
加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器
-
测试工装 电磁环境模拟器测试工装能够产生脉冲宽度重复频率输出信号功率等的实验
大小：9M 更新时间：2020-08-19 下载积分：0分
测试工装 电磁环境模拟器测试工装能够产生脉冲宽度、重复频率、输出信号功率可设置的射频脉冲信号及收发组件的各种输出信号，用于模拟器整机和信号采集处理单元的功能和性能测试。
-
