推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

该数字时钟是在Vivado上使用Verilog HDL语言编写的

更新时间:2019-11-03 17:59:20 大小:465K 上传用户:lalahug查看TA发布的资源 标签:数字时钟vivadoverilog hdl 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

该数字时钟是在Vivado上使用Verilong HDL语言编写的,可以调整时间以及带有闹钟与秒表的功能,用的是nexys n 4板子,别的板子请调整相应的管脚

image.png

部分文件列表

文件名大小
.Xil/
.Xil/Vivado-7612-DESKTOP-HGVPPVA/
.Xil/Vivado-7612-DESKTOP-HGVPPVA/wave/
clock.cache/
clock.cache/compile_simlib/
clock.cache/compile_simlib/activehdl/
clock.cache/compile_simlib/ies/
clock.cache/compile_simlib/modelsim/
clock.cache/compile_simlib/questa/
clock.cache/compile_simlib/riviera/
clock.cache/compile_simlib/vcs/
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载