积分商城

最新搜索： STM32H743VGT6开发板 Realtek 8811CU Wireless LAN UltraEdit LABVIEW 连接仪器仪表 stm32f407 ads8688例程 软件下载
您现在的位置是：首页 > 技术资料 > VerilogHDL数字钟电路的设计研究
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

VerilogHDL数字钟电路的设计研究

更新时间：2020-06-07 08:05:54 大小：993K 上传用户：songhuahua查看TA发布的资源 标签：verilog hdl 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

在QuartusII软件平台上采用电路图和文本文件相结合的方式完成数字钟电路的层次化建模，该电路具有正常显示（计时）、时间调整（校时）、闹铃、秒表等功能。整个电路最终经FPGA实验板的下载验证表明设计方案切实可行。本文通过对数字钟层次化设计的详细阐述，旨在使数字系统的学习者掌握基于FPGA的自顶而下的设计思路，又在实例设计中展现出VerilogHDL与C语言编程的不同。

A hierarchical model of digital clock circuit is designed by a block diagram file and some text files on the Quartus II software platform. The circuit design has the functions of time display and setup, time adjustment,alarm clock, and stopwatch, which proves to be practical through the downloading test of FPGA experiment plank. The paper states in detail about this design method, aiming to help the learners master the top-down hierarchical design idea based on FPGA, and learn that Verilog HDL is different from C language.

部分文件列表

文件名 大小
VerilogHDL数字钟电路的设计研究.pdf 993K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号