积分商城

最新搜索： ispLEVER ESAM sonar STM8S003 BRIGHTEK 电解电容封装库
您现在的位置是：首页 > 技术资料 > 基于TSV的3D堆叠集成电路测试
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于TSV的3D堆叠集成电路测试

更新时间：2020-08-08 08:15:01 大小：332K 上传用户：songhuahua查看TA发布的资源 标签：tsv3d堆叠集成电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

过硅通孔技术，提供了高密度、低延时和低功耗的垂直互连，芯片在三维方向堆叠的密度大、互连线短，从而使三维堆叠芯片成为可能。文章介绍了基于TSVs的三维堆叠芯片新的测试流程、TSVs绑定前测试的挑战和TSVs绑定后的可靠性与测试挑战，包括KGD与KGD晶圆级测试和老化、DFT 技术、绑定前可测性、测试经济性、TSVs绑定后的可靠性和测试问题，以及三维集成独有的问题，并介绍了这一领域的早期研究成果。

Through-silicon vias（TSVs） technology provides high-density ,low-latency and low-power vertical interconnects through a thinned-down wafer substrate ,thereby enabling the creation of three-dimensional stacked ICs（3D-SICs） .The new 3D stacked chips test procedure based on TSVs ,the challenge of pre-bond test and the reliability and test challenge of TSVs post-bond are described ,including KGD and KGD wafer-level test and burn-in ,design for testability （DFT ） skill ,pre-bond testability ,test economy ,reliability and test problem of TSVs post-bond and problems that are unique to 3D integration .Then the early research re-sults in this area are summarized .

部分文件列表

文件名 大小
基于TSV的3D堆叠集成电路测试.pdf 332K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号