您现在的位置是:首页 > 笔记 > SystemVerilog笔记总结
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

SystemVerilog笔记总结

更新时间:2019-10-27 22:09:11 大小:280K 上传用户:xuzhen1查看TA发布的资源 标签:systemverilog 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

数据类型

Systemverilog

1 合并数组和非合并数组

1)合并数组:存储方式是连续的,中间没有闲置空间。

例如,32bit的寄存器,可以看成是 4个8bit的数据,或者也可以看成是 1个32bit的数据。

表示方法:数组大小和位,必须在变量名前指定,数组大小必须是【msb:Isb)

Bit 3:0[7:0]bytes:个数

2)二维数组和合并数组识别:合并数组:bit[3:0[7:0]arrys;大小在变量名前面放得,且降序二维数组:int arrayst0:7[0:3;大小在变量名后面放得,可降序可升序位宽在变量名前面,用于识别合并和非合并数组,位宽在后面,用于识别数组中元素3)非合并数组

一般仿真器存放数组元素时使用 32bit的字边界,byte,shortint,int都放在一个字中。

非合并数组:字的地位存放变量,高位不用。


部分文件列表

文件名 大小
SystemVerilog笔记总结.pdf 280K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载