积分商城

最新搜索： CH340 排插 入门教程 canopen TMC5160 altium Designer 20 电路设计与仿真从入门到精通
您现在的位置是：首页 > 源码 > spi 通信的master部分使用的verilog语言实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

spi 通信的master部分使用的verilog语言实现

更新时间：2021-02-05 16:31:48 大小：1K 上传用户：xzxbybd查看TA发布的资源 标签：spi通信masterverilog 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。

module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);

    input rstb,clk,mlb,start;

    input [7:0] tdat;  //transmit data

    input [1:0] cdiv;  //clock divider

input din;

output reg ss; 

output reg sck; 

output reg dout; 

    output reg done;

output reg [7:0] rdata; //received data


parameter idle=2'b00;

parameter send=2'b10; 

parameter finish=2'b11; 

reg [1:0] cur,nxt;


reg [7:0] treg,rreg;

reg [3:0] nbit;

reg [4:0] mid,cnt;

reg shift,clr;



image.png

部分文件列表

文件名大小
spi_master.v2KB

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号