- 1
- 2
- 3
- 4
- 5
spi 通信的master部分使用的verilog语言实现
资料介绍
spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。
module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);
input rstb,clk,mlb,start;
input [7:0] tdat; //transmit data
input [1:0] cdiv; //clock divider
input din;
output reg ss;
output reg sck;
output reg dout;
output reg done;
output reg [7:0] rdata; //received data
parameter idle=2'b00;
parameter send=2'b10;
parameter finish=2'b11;
reg [1:0] cur,nxt;
reg [7:0] treg,rreg;
reg [3:0] nbit;
reg [4:0] mid,cnt;
reg shift,clr;
部分文件列表
| 文件名 | 大小 |
| spi_master.v | 2KB |
最新上传
- 打赏
- 30日榜单
-
21下载积分 打赏310.00元 2天前
用户：江岚
-
21下载积分 打赏310.00元 2天前
用户：潇潇江南
-
21下载积分 打赏60.00元 2天前
用户：他山之石可攻玉
-
21下载积分 打赏310.00元 2天前
用户：小猫做电路
-
21下载积分 打赏210.00元 2天前
用户：zhengdai
-
21下载积分 打赏210.00元 2天前
用户：w993263495
-
21下载积分 打赏10.00元 2天前
用户：烟雨
-
21下载积分 打赏60.00元 2天前
用户：gsy幸运
-
21下载积分 打赏70.00元 2天前
用户：铁蛋锅
-
21下载积分 打赏65.00元 2天前
用户：xzxbybd
-
21下载积分 打赏60.00元 2天前
用户：jh0355
-
21下载积分 打赏60.00元 2天前
用户：w178191520
-
21下载积分 打赏20.00元 2天前
用户：jh03551
-
21下载积分 打赏20.00元 2天前
用户：sun2152
-
21下载积分 打赏20.00元 2天前
用户：kk1957135547
-
21下载积分 打赏25.00元 2天前
用户：w1966891335
-
21下载积分 打赏20.00元 2天前
用户：xuzhen1
-
21下载积分 打赏15.00元 2天前
用户：x15580286248
-
21下载积分 打赏25.00元 2天前
用户：pcb
-
21下载积分 打赏20.00元 2天前
用户：bhacker
-
21下载积分 打赏15.00元 2天前
用户：liqiang9090
-
21下载积分 打赏25.00元 2天前
用户：有理想666
-
21下载积分 打赏15.00元 2天前
用户：godbox
-
21下载积分 打赏15.00元 2天前
用户：aetek
-
21下载积分 打赏5.00元 2天前
用户：mulanhk
-
21下载积分 打赏5.00元 2天前
用户：JuneLin61
-
21下载积分 打赏5.00元 2天前
用户：ccc6188
-
21下载积分 打赏5.00元 2天前
用户：木集盒
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏3.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏3.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏8.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
全部评论(0)