SJT10607-1994 半导体集成电路门阵列设计总则

更新时间：2025-02-09 19:46:21 大小：380K 上传用户：sun2152 查看TA发布的资源 标签：半导体集成电路 下载积分：2分评价赚积分（如何评价?）打赏收藏评论(0) 举报

资料介绍

SJT10607-1994 半导体集成电路门阵列设计总则

主题内容与适用范围

本标准规定了半导体集成电路门阵列（以下简称门阵列）设计的基本要求、用户和供应方之间的接口以及双方共同遵循的设计原则。

本标准适用于门阵列电路的设计。

2 术语

2.1 门阵列 gate array一种预先规定芯片面积和基本单元几何图形的集成电路。供应方只需通过使用相互连线的掩模版就可实现用户定制的电路。

2-2 有通道门阵列 channeled gate一种预先规定电路元件区域和相互连线区域的门阵列。

2.3 无通道门阵列<又称门海）channelless gate or sea of gate一种只有电路元件区域而不预留相互连线区域的门阵列。

2.4 电路元件 cicuit element电路中除相互连线以外的基本组成部分，它可以是晶体管、电容或电阻等。另

2.5 单元 cell能完成某一功能且具有特定的布局布线和连接端的电路元件。

2.6 基本单元 basic cell为了便于集成，由晶体管和/或无源元件组成的单位单元.

2.7 宏单元 macro具有特定电连接关系的一组单元，其特性由组成单元的特性决定。

3 半导体专用集成电路设计方法分类

5.3.1.1 应给出库的版本号

5.3.1.2 库中基本单元和宏单元，应按照下列几项给出描述：

基本单元的图形符号；b.

详细的宏单元电路图及其描述；c.

功能描述（如：逻辑图、真值表）；静态和动态电参数，包括输出负载能力、输入负载因子以及静态和动态功耗等；e.

所有不同结构的基本单元尺寸；f.单元库模拟验证的描述，包括几何图形检查、电气检查、功能检查及时序检查。

5.3.2 母片的拓扑描述

应给出门阵列中所有基本单元的尺寸及其位置、布线通道的位置和数目、电源、地和偏置走线、芯片面积以及压焊点图。

5.4 CAD 系统配置

5.4.1 CAD 设计硬件环境

应给出CAD硬件环境的配置（如：工作站类型、操作系统及其版本号、存储空间要求、局域网、主机等）.

文件名	大小
SJT10607-1994_半导体集成电路门阵列设计总则.pdf	380K

暂无评论