推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

存储芯片的高速SerDes接口设计与均衡技术.docx

更新时间:2026-08-20 08:06:45 大小:37K 上传用户:江岚查看TA发布的资源 标签:SerDes接口设计均衡技术存储芯片时钟恢复信号完整性 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

存储芯片的高速SerDes接口设计与均衡技术

1 引言

SerDesSerializer/Deserializer)是存储芯片高速接口的核心电路,负责将并行数据转换为串行数据流传输。在PCIe Gen5/Gen6NVMeCXL接口中,SerDes的速率已达32-64GT/s,信号完整性和均衡技术成为设计的关键。本章系统分析存储芯片SerDes的架构设计、均衡技术和时钟恢复方案。

2 SerDes架构

2.1 发送端

发送端包含并串转换器、预加重/去加重电路和输出驱动器。去加重电路补偿高频信号的衰减,预加重增强高频分量。

2.2 接收端

接收端包含均衡器、时钟恢复电路(CDR)和串并转换器。均衡器补偿信道损耗,CDR从数据中恢复时钟。

3 均衡技术

3.1 CTLE

连续时间线性均衡器通过高通滤波器补偿信道损耗,在低频增益较低、高频增益较高,实现信道传递函数的反向补偿。

3.2 DFE

判决反馈均衡器使用之前的判决结果消除码间干扰。在32GT/s以上,DFE需要5-10个抽头实现有效补偿。

3.3 FFE

前馈均衡器在发送端对信号进行预编码,补偿信道损耗。

4 时钟恢复

4.1 相位插值

基于相位插值的CDR通过调整采样时钟相位,使采样点位于数据眼图中心。


部分文件列表

文件名 大小
存储芯片的高速SerDes接口设计与均衡技术.docx 37K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载