积分商城

最新搜索： dtmcp 电缆 2423.4 iar 6.3 vita EC600N-CN 硬件设计手册
您现在的位置是：首页 > 源码 > 使用Quartus II编写VerilogHDL代码实现模17分频器，并仿真结果.rar
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

使用Quartus II编写VerilogHDL代码实现模17分频器，并仿真结果.rar

更新时间：2019-10-15 01:23:50 大小：45K 上传用户：zyf901126查看TA发布的资源 标签：quartus iiveriloghdl 下载积分：8分 评价赚积分 （如何评价?） 收藏 评论(1) 举报

资料介绍

使用Quartus II编写VerilogHDL代码实现模17分频器，并仿真结果.rar

image.png

部分文件列表

文件名文件大小修改时间
使用Quartus II编写VerilogHDL代码实现模17分频器，并仿真结果.doc69KB2016-06-03 22:49:02

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(1)

评论赚积分>>

上传资源

热门标签

更多>>

最新上传

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号