推荐星级：
- 1
- 2
- 3
- 4
- 5
Powerpc架构的高速缓存单元的设计
资料介绍
不论是在精简指令集（RISC）架构的处理器平台中还是复杂指令集（CISC）架构的处理器平台中，相较于处理器和存储器各自的发展，两者之间性能上的差距越来越明显。存储器（DRAM）的时延性能以每年7%增长，而处理器带宽的增长在15%到20%之间问，两者之间的性能差距越来越大。为了适配于日益增长的处理其性能，采用SRAM作为存储器是一种较好的解决方法。使用SRAM作为存储器，存储器延时将减少到1%甚至更少，而且可以带来几十倍于过去的带宽。但SRAM价格极高，以至于不能直接采用SRAM作为主存储器，但通过存储层次的引用，可在容许的范围内平衡性能与成本的冲突。因而现在的设计处理器内部结构时会设计SRAM组成的Cache，平衡处理器处理速度和内存读写之间的速度差距。
在如此的大环境下，PowerPC的研究将必不可少，对于其Cache的研究同样将必不可少。
部分文件列表
| 文件名 | 大小 |
| 基于powerpc架构的高速缓存单元的设计.pdf | 18M |
全部评论(0)