推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

平面NAND闪存的技术瓶颈.docx

资料介绍

平面NAND闪存的技术瓶颈

一、平面NAND闪存的基本结构与发展背景

平面NAND闪存(Planar NAND Flash)是基于二维平面工艺制造的非易失性存储介质,从20世纪80年代诞生到2010年前后一直是消费级与工业级存储市场的主流产品,广泛应用于U盘、存储卡、固态硬盘、嵌入式存储等领域。和NOR闪存相比,平面NAND凭借更高的存储密度、更低的单位存储成本成为大容量存储的首选方案,沿着摩尔定律的轨迹,平面NAND的单元尺寸从早期的几十纳米不断缩小,从90nm工艺一路演进到1xnm16-19nm)工艺,单颗芯片容量从最初的数MB提升到了128GB甚至更高。

但随着工艺节点不断推进,平面NAND的物理极限逐渐显现,厂商在继续缩小单元尺寸的过程中遇到了一系列无法通过传统工艺优化解决的问题,最终推动行业转向三维堆叠的3D NAND技术。要理解平面NAND被替代的核心原因,需要逐一拆解其面临的核心技术瓶颈。

二、核心技术瓶颈拆解

1.浮栅晶体管的电荷泄漏问题

平面NAND闪存最核心的存储单元是浮栅晶体管(Floating Gate Transistor),依靠浮栅捕获的电子数量差异来表示不同的数据状态,浮栅被氧化层包裹,和外界绝缘,正常情况下电子可以在浮栅中长期保存,实现非易失存储。

当平面NAND单元尺寸不断缩小,浮栅的体积也随之不断缩小,能容纳的电子总数大幅降低:在20nm工艺节点下,一个浮栅存储单元平均只能容纳不到1000个电子,每一个比特对应几十个电子的差异,只要出现少量电子泄漏,就会导致阈值电压偏移,数据出现错误。


部分文件列表

文件名 大小
平面NAND闪存的技术瓶颈.docx 16K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载