推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存储芯片的片上调试与诊断架构从JTAG到IEEE 1687的DFT设计.docx

更新时间:2026-08-20 08:31:01 大小:39K 上传用户:潇潇江南查看TA发布的资源 标签:存储芯片DFT设计IEEE 1687JTAG可测试性设计 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

面向存储芯片的片上调试与诊断架构从JTAGIEEE 1687DFT设计

——从边界扫描到可访问性网络的可测试性设计优化

引言

可测试性设计(DFT)是存储芯片设计中不可或缺的环节。在DRAMNAND闪存中,DFT电路用于芯片制造后的测试、调试和诊断,确保芯片的功能和性能符合规格。从传统的JTAGIEEE 1149.1)边界扫描到IEEE 1687(内部JTAG)的可访问性网络,DFT技术经历了从外部测试到内部诊断的演进。在先进工艺节点和3D封装中,DFT设计的复杂性和重要性进一步增加。本文系统分析面向存储芯片的片上调试与诊断架构,从JTAGIEEE 1687DFT设计优化方案。

存储芯片的测试需求

制造测试

存储芯片制造后的测试需求包括:

1. 功能测试:验证芯片的逻辑功能是否正确,包括存储阵列的读写功能、控制逻辑和接口功能。

2. 参数测试:测量芯片的电气参数,包括电源电流、输出电平、时序参数和功耗。

3. 可靠性测试:评估芯片的可靠性,包括老化测试、温度循环测试和ESD测试。

调试与诊断

存储芯片在开发和量产中的调试与诊断需求包括:

1. 芯片调试:在芯片开发阶段,通过调试接口访问芯片内部信号,定位设计缺陷。

2. 故障诊断:在量产测试中,通过诊断接口定位故障位置,支持失效分析和良率提升。

3. 现场诊断:在芯片部署后,通过诊断接口远程诊断芯片故障,支持现场维护。


部分文件列表

文件名 大小
面向存储芯片的片上调试与诊断架构从JTAG到IEEE_1687的DFT设计.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载