积分商城

最新搜索： CH340 排插 入门教程 canopen TMC5160 altium Designer 20 电路设计与仿真从入门到精通
您现在的位置是：首页 > 源码 > 维特比编码译码器 Viterbi译码算法 verilog代码
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

维特比编码译码器 Viterbi译码算法 verilog代码

更新时间：2022-10-16 20:36:57 大小：1M 上传用户：jh03551查看TA发布的资源 标签：编码译码viterbi算法 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

本压缩包中包含维特比编码和译码的全部verilog代码，包含测试代码和部分仿真结果 Viterbi 算法是一种最大似然译码算法，它是通过计算累积汉明距离，在卷积网络图上寻找一条与接收码字具有最小汉明距离的最大似然路径。 Viterbi 译码算法不需要把每一条路径都与接收码字进行比较，而是接收一组码字，计算一组距离，比较一组路径，选择其中“最大”分支度量，再进行下一轮的比较。当接收完所有码字（多组码字）时，幸存下来的那条路径就是我们要寻找的最大似然路径度量路径。 Viterbi 译码的总体流程是比较各分支的度量值，选择一段最可能的分支，更新状态的度量，并根据比较结果获得状态转移表，最后通过状态转移表的回溯算法完成译码

部分文件列表

文件名大小
维特比编码译码器/
维特比编码译码器/acs_test.v4KB
维特比编码译码器/asc.v
维特比编码译码器/control.v3KB
维特比编码译码器/control_test.v1KB
维特比编码译码器/testbench.v3KB
维特比编码译码器/testbench_correct.v7KB
维特比编码译码器/testbench_err.v6KB
维特比编码译码器/仿真.docx1518KB

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号