积分商城

最新搜索： PL2303 altium Designer 20 电路设计与仿真从入门到精通 auto cad 常用LOGO标识 microBUCK TMC5160
您现在的位置是：首页 > 技术资料 > 一种超高速太赫兹测试信号产生器的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种超高速太赫兹测试信号产生器的设计

更新时间：2020-10-29 22:37:40 大小：3M 上传用户：zhengdai查看TA发布的资源 标签：信号产生器 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

太赫兹通信系统具有极高的数据率特性,对测试环境提出巨大挑战.本研究实现一种伪随机二进制序列(pseudo-random bit sequence,PRBS)发生器,能够支持正交相移编码(quadrature phase shift keying,QPSK)调制模式,实现在QPSK调制模式下高达40 Gbit/s码率的数据率输出,为太赫兹频带的通信系统应用测试环境提供必要条件.该PRBS发生器采用交叉存取的拓扑结构和高速数据选择器,延迟单元采用电流模式逻辑电路结构以保证高频工作情况下具有良好性能.电路采用标准40nm互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)工艺,版图面积为0.25×0.15mm^2.PRBS产生器在电源电压为1.0V下功耗为37.5mW.该技术可解决太赫兹高速数据测试的瓶颈问题.

The very high data rate of terahertz communication systems poses great challenges to the testing environment.This paper presents a pseudo-random bit sequence (PRBS) generator with the data rate up to 40 Gbit/s in the quadrature phase shift keying (QPSK) mode.The proposed PRBS generator,achieves bit rate up to 40 Gbit/s in the QPSK modulation mode which can adequately support the communication applications in terahertz frequency band.The PRBS generator utilizes the interleaved topology with high-speed multiplexers.The current mode logic (CML) gates are employed as the latch unit for high data rate operation.The circuit is implemented in standard 40 nm bulk complementary metal-oxide-semiconductor (CMOS) process and the layout area is 0.25×0.15 mm^2.The power consumption of the PRBS generator is 37.5 mW at a supply voltage of 1.0 V.This technology can solve the bottleneck problem of terahertz high rate data testing.

部分文件列表

文件名 大小
一种超高速太赫兹测试信号产生器的设计.pdf 3M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号