积分商城

最新搜索： maxplus 数字存储示波器校准规范 at24c16 CSR8675 orCad 16.6 IEC62368-1:2023
您现在的位置是：首页 > 技术资料 > IC设计中的ESD保护技术探讨
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

IC设计中的ESD保护技术探讨

更新时间：2020-07-11 09:48:40 大小：1M 上传用户：zhiyao6查看TA发布的资源 标签：ic设计esd 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

ESD是集成电路设计中最重要的可靠性问题之一。IC失效中约有40%与ESD/EOS（电学应力）失效有关。为了设计出高可靠性的IC,解决ESD问题是非常必要的。文中讲述一款芯片ESD版图设计,并且在0.35μm 1P3M 5V CMOS工艺中验证,成功通过HBM-3000V和MM-300V测试。这款芯片的端口可以被分成输入端口、输出端口、电源和地。为了达到人体放电模型（HBM）-3000V和机器放电模型（MM）-300V,首先要设计一个好的ESD保护网络。解决办法是先让ESD的电荷从端口流向电源或地,然后从电源或地流向其他端口。其次,给每种端口设计好的ESD保护电路,最后完成一张ESD保护电路版图。

Electrostatic discharge（ESD） is one of the most important reliability issues in the integrated circuit（IC） industry,and nearly 40% of all IC failures are associated with ESD/EOS（electrical overstress） related refore,controlling ESD is indispensable for achieving higher quality and reliability standards of IC s paper presents ESD circuit and layout design of a chip is verified in 0.35μm 1P3M 5V cmos process and has passed HBM-3000V MM-300V ESD chip’s ports can be divided into four categories： input port,output port,vdd and vss ports,open-drain output achieving the goal of HBM3000V and MM-300V,a g...

部分文件列表

文件名 大小
IC设计中的ESD保护技术探讨.pdf 1M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号