积分商城

最新搜索： ispLEVERClassic ESAM sonar STM8S003 BRIGHTEK 电解电容封装库
您现在的位置是：首页 > 应用设计 > 采样系统时钟相位噪声和抖动的影响
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

采样系统时钟相位噪声和抖动的影响

更新时间：2015-12-10 21:51:54 大小：809K 上传用户：lark100查看TA发布的资源 标签：ADI采样 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

随着支持直接IF采样的更高分辨率数据转换器的上市，系统设计师在选择低抖动时钟电路时，需要在性能/成本之间做出权衡取舍。许多用于标定时钟抖动的传统方法都不适用于数据转换器，或者最多只能表征部分特性。如果对如何标定和设计时钟电路没有正确的了解，可能无法使这些新型数据转换器达到最佳性能。要作出明智的时钟选择决定，仅有简单的抖动指标是远远不够的。而了解时钟噪声的带宽和频谱形状很重要，以便在采样过程中进行正确的处理。如今，许多系统设计师在为数据转换器时钟标定相位噪声和抖动要求时都做得不够，结果导致系统性能下降。几皮秒的时钟抖动可以使信号路径中迅速产生数分贝损耗。有些设计师则走向另一个极端，他们仅仅因为不清楚时钟噪声对转换器及其产品的性能到底有何影响，就选择了昂贵的时钟源，付出高昂的成本。请注意，最昂贵的时钟发生器并非始终能实现最佳系统性能。本应用笔记将说明与抖动、相位噪声和转换器性能相关的多种折衷考量。只要了解了这些利弊因素，就可以针对具体应用选择最适用的时钟，从而以最低的成本获得最佳性能。本文首先解释数据转换器中采样过程的工作原理，然后结合应用实例对时钟选择过程进行说明。

部分文件列表

文件名 大小
采样系统以及时钟相位噪声和抖动的影响.pdf 809K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号