您现在的位置是:首页 > 源码 > I2C 总线verilog HDL
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

I2C 总线verilog HDL

更新时间:2015-12-28 19:01:47 大小:1M 上传用户:chrispauls查看TA发布的资源 标签:VerilogI2C寄存器 下载积分:3分 评价赚积分 (如何评价?) 打赏 收藏 评论(1) 举报

资料介绍

I2C slave Verilog 带寄存器接口,有仿真testbench 开源

部分文件列表

文件名 大小
i2cslave_latest.tar.zip 1M

全部评论(1)

  • 2022-05-26 15:20:04shitian2022lxk

    这个例程需要用到外部提供的时钟,不是使用主设备的时钟做的处理。

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载