积分商城

最新搜索： stm32g0 STM32 stm32f030 stk500 HT24LC64 步进驱动器源码
您现在的位置是：首页 > 源码 > FPGA CPLD设计Verilog例程Quartus II调用ModelSim仿真实例源码+说明文
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA CPLD设计Verilog例程Quartus II调用ModelSim仿真实例源码+说明文

更新时间：2020-07-03 16:24:13 大小：422K 上传用户：xzxbybd查看TA发布的资源 标签：fpgacpldverilogquartus 下载积分：3分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA CPLD设计Verilog例程Quartus II调用ModelSim仿真实例源码+说明文档


下面是基于在Altera Quartus II 下如何调用第三方工具ModelSim 进行仿真的一个实

例。

① 打开Quartus II，新建一个工程，工程代码如下（只是做一个简单的二分频电路）：

② 进入菜单栏的AssignmentsEDA Tool Settings，如图5.36 所示。

③ 以上设置完成，重新编译工程。打开工程目录，看到多了一个“simulation”文件

夹，再打开该文件夹下的“modelsim”文件夹。看到有三个文件，其中.vo 文件就是综

合后生成的网表。仿真还需要几个文件，我们把它们依次拷贝到该目录下。

a)、打开“C:\altera\70\quartus\eda\sim_lib”（具体quartus 软件安装文件的根目

录视您的实际情况而定，大体路径都一样），因为我们用的是MAX II 器件，所以把

“maxii_atoms.v”拷贝到“…simulation\modelsim”文件夹下，该文件是仿真元件库。

b)、编写设计工程的Testbench。这个实例的testbench 代码如下：


部分文件列表

文件名大小
Quartus II调用ModelSim仿真实例.pdf
modelsim_test/
modelsim_test/db/
modelsim_test/db/.cmp.kpt
modelsim_test/db/logic_util_heursitic.dat
modelsim_test/db/modelsim_test.(0).cnf.cdb1KB
modelsim_test/db/modelsim_test.(0).cnf.hdb1KB
modelsim_test/db/modelsim_test.asm.qmsg2KB
modelsim_test/db/modelsim_test.asm.rdb1KB
modelsim_test/db/modelsim_test.asm_labs.ddb
modelsim_test/db/modelsim_test.cbx.xml
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号