积分商城

最新搜索： 8051 ip C8051F310 三菱fx3u编程手册 S3C2440 STM32Cube高效开发教程 基础篇
您现在的位置是：首页 > 源码 > FPGA CPLD设计Verilog例程I2C通信接口实验工程文件源码+说明文档
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA CPLD设计Verilog例程I2C通信接口实验工程文件源码+说明文档

更新时间：2020-07-03 06:45:10 大小：533K 上传用户：xzxbybd查看TA发布的资源 标签：fpgacpldverilogi2c通信 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA CPLD设计Verilog例程I2C通信接口实验工程文件源码+说明文档


做本实验前，希望大家能先对I2C 协议有足够的了解，最好是以前用C 语言或者汇编做

过I2C 通信的实验。如果对I2C 不是很熟悉，那么建议先去看AT24CXX 的datasheet，周立功

翻译的中文版也可以，但是最好是去看看官方的E 文版本的datasheet，毕竟那才是最权威

的参考资料。

我们先来简单的回顾一下基于AT24C02 的I2C 通信协议。如图5.19 和图5.20 所示，分

别是该实验中要涉及到的单字节写时序和随机读时序。

I2C 通信中只涉及两条信号线，即时钟线SCL 和数据线SDA。时钟线为高电平时均可锁

存数据（即时钟线上升沿到下降沿之间）。当时钟线SCL 高电平时，如果把数据线SDA 从高

电平拉到低电平，则表示通信开始；如果把数据线SDA 从低电平拉到高电平，则表示通信

结束。器件地址（DEVICE ADDRESS）的定义如图5.21 所示。最低位R/W 表示读或者写状态，

1 表示读，0 表示写。



信号名称方向描述

clk input 时钟信号，50MHz

rst_n input 复位信号，低电平有效

sw1 input 按键1，低电平有效。按下执行写入操作

sw2 input 按键2，低电平有效。按下执行读操作

scl output AT24C02 的时钟端口

sda inout AT24C02 的数据端口

sm_cs1_n output 数码管1 片选信号，低电平有效

sm_cs2_n output 数码管2 片选信号，低电平有效

sm_db[6:0] output 数码管段选信号（不包括小数点）


部分文件列表

文件名大小
I2C通信实验.pdf
verilogiic1121/
verilogiic1121/db/
verilogiic1121/db/.cmp.kpt
verilogiic1121/db/iic_top.(0).cnf.cdb2KB
verilogiic1121/db/iic_top.(0).cnf.hdb1KB
verilogiic1121/db/iic_top.(1).cnf.cdb
verilogiic1121/db/iic_top.(1).cnf.hdb2KB
verilogiic1121/db/iic_top.(2).cnf.cdb3KB
verilogiic1121/db/iic_top.(2).cnf.hdb1KB
verilogiic1121/db/iic_top.asm.qmsg2KB
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号