推荐星级:
- 1
- 2
- 3
- 4
- 5
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p
资料介绍
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:
FPGA技巧Xilinx.pdf
HuaWei Verilog 约束.rar
Synplify工具使用指南(华为文档)[1].rar.rar
Verilog HDL 华为入门教程.rar
Verilog典型电路设计 华为.rar
一种将异步时钟域转换成同步时钟域的方法.pdf
华为coding style.rar
华为FPGA设计流程指南.doc
华为FPGA设计规范.rar
华为VHDL设计风格和实现.rar
华为专利:一种快速无毛刺的时钟倒换方法.rar
华为专利:华为小数分频.rar
华为以太网时钟同步技术_时钟透传技术白皮书.rar
华为硬件工程师手册目前最全版本.rar
华为面经.doc
华为面经.rar
静态时序分析与逻辑...pdf
部分文件列表
文件名 | 大小 |
FPGA技巧Xilinx.pdf | 1942KB |
HuaWei Verilog 约束.rar | |
Synplify工具使用指南(华为文档)[1].rar.rar | |
Verilog HDL 华为入门教程.rar | |
Verilog典型电路设计 华为.rar | |
一种将异步时钟域转换成同步时钟域的方法.pdf | |
华为FPGA设计流程指南.doc | |
华为FPGA设计规范.rar | |
华为VHDL设计风格和实现.rar | |
华为coding style.rar | |
华为专利:一种快速无毛刺的时钟倒换方法.rar | |
... |
全部评论(2)
2022-05-08 14:42:47hebut971372
资料很全面嘛
2021-07-11 14:34:55TruemanS
资料不少