推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p

更新时间:2021-07-09 09:59:41 大小:7M 上传用户:xzxbybd查看TA发布的资源 浏览次数:507 下载积分:8分 免费领20积分 评价赚积分 (如何评价?) 标签:华为fpgaverilog 收藏 评论(1) 举报

资料介绍

华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:

FPGA技巧Xilinx.pdf

HuaWei Verilog 约束.rar

Synplify工具使用指南(华为文档)[1].rar.rar

Verilog HDL 华为入门教程.rar

Verilog典型电路设计 华为.rar

一种将异步时钟域转换成同步时钟域的方法.pdf

华为coding style.rar

华为FPGA设计流程指南.doc

华为FPGA设计规范.rar

华为VHDL设计风格和实现.rar

华为专利:一种快速无毛刺的时钟倒换方法.rar

华为专利:华为小数分频.rar

华为以太网时钟同步技术_时钟透传技术白皮书.rar

华为硬件工程师手册目前最全版本.rar

华为面经.doc

华为面经.rar

静态时序分析与逻辑...pdf

image.png

部分文件列表

文件名大小
FPGA技巧Xilinx.pdf1942KB
HuaWei Verilog 约束.rar
Synplify工具使用指南(华为文档)[1].rar.rar
Verilog HDL 华为入门教程.rar
Verilog典型电路设计 华为.rar
一种将异步时钟域转换成同步时钟域的方法.pdf
华为FPGA设计流程指南.doc
华为FPGA设计规范.rar
华为VHDL设计风格和实现.rar
华为coding style.rar
华为专利:一种快速无毛刺的时钟倒换方法.rar
...

推荐下载

全部评论(1)

  • 2021-07-11 14:34:55TruemanS

    资料不少