积分商城

最新搜索： quartus 16.1 数字信号 labview VC企业版 Saber仿真软件的设计与应用 BLDC
您现在的位置是：首页 > 技术资料 > 基于FPGA的AVS帧内预测电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的AVS帧内预测电路设计

更新时间：2020-09-07 11:38:45 大小：572K 上传用户：xiaohei1810查看TA发布的资源 标签：fpga 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预9n,4模式的分析，设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系，合理安排流水线结构，采用8bit数据并行流水处理，实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现，对运算比较复杂的Plane模式单独设计了硬件结构，节省了硬件资源。

In this paper, a hardware architecture of AVS HD intra predictor is proposed. After the analysis of each prediction mode, a pipeline of the intra prediction encoder and the hardware of processing element are designed. According to the relationship of each prediction mode, the pipeline is reasonable organized. The encoder can encode 8 pixels in one cycle and realize the HD video sequences real-time encoding. All of the prediction modes but Plane mode are implied in the same hardware circuit and the Plane mode is implied in a different hardware, which saves the hardware resources. The design improves the usage of the hardware.

部分文件列表

文件名 大小
基于FPGA的AVS帧内预测电路设计.pdf 572K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号