积分商城

最新搜索： quartus 16.1 数字信号 labview VC企业版 Saber仿真软件的设计与应用 BLDC
您现在的位置是：首页 > 技术资料 > 基于FPGA和ASIC实现的不同路由器结构的MPSoC比较
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA和ASIC实现的不同路由器结构的MPSoC比较

更新时间：2020-05-20 08:02:56 大小：2M 上传用户：IC老兵查看TA发布的资源 标签：fpgaasic路由器 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

随着工艺特征尺寸的缩进,为了进一步提高数据处理速度,多核片上系统(MPSoC)成为一种必然的选择。片上网络(NoC)作为多核片上系统的通信部分,其设计影响了整个系统的性能。本文研究了2种不同的片上网络设计,探讨了路由器结构的改变对MPSoC性能的影响。对于采用低延迟优化设计的路由器,通过ModelSim仿真得到数据帧的最优传输延迟减少了6倍。同时,分别完成了该MPSoC的FPGA和ASIC实现,基于实现结果定量分析了在0.13μm工艺尺寸下2种实现方式的面积和延时差距。结果表明,FPGA实现与ASIC实现的面积比率大约为29~33:1,延时比率大约为4.5~7.5:1。

With the scaling of Complementary Metal Oxide Semiconductor(CMOS) process, Multi-Processor System-on-Chip(MPSoC) is becoming a preferable way to improve the rate of data processing. Because Network-on-Chip(NoC) is the key part of MPSoC,acting as the communication medium, the design of NoC would influence the performance of the whole system. Two different NoCs are studied and the influence of router structure on MPSoC is discussed. Experimental results obtained through ModelSim simulation show that the transmission latency of the router with delay optimization techniques has decreased by 6 times. Besides,the MPSoC on Field Programmable Gate Array (FPGA) ...

部分文件列表

文件名 大小
基于FPGA和ASIC实现的不同路由器结构的MPSoC比较.pdf 2M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号