积分商城

最新搜索： xc7a50t STM32F103C8T6 stm32f0 usb源码 随身听 I9300 Authorware 4.0
您现在的位置是：首页 > 技术资料 > 基于FPGA的3G误码仪的设计与研究
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的3G误码仪的设计与研究

更新时间：2020-04-14 02:09:46 大小：5M 上传用户：gsy幸运查看TA发布的资源 标签：fpga 下载积分：3分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

误码仪是通信系统中重要的测试仪器，常用在光纤通信与移动通信网络的运营中。使用好这些误码设备对技术支持人员维护网络和快速分析网络的问题有着至关重要的作用。本文的研究基于FPGA的技术，采用伪随机信号做信号源，测试3G 网络基站中的CPRI 接口误码率，速率最高可达6.144Gbps。

    论文描述了3G 误码仪中发射端与接收端的误码模块的基本原理和设计方案，针对中断通信下需要信号源的特点，设计了伪随机信号发生器。同时使用FPGA 来设计CPRI 协议的第1 层物理层，通过检测CPRI 第2 层数据链路层中的同步信号K28.5信号，实现数据的同步与一一比对，后期经过误码数的数据编码，以10 位位宽的数据表示每800个数据的误码个数，将经过编码的数据通过SPI 接口送入到AT89S51单片机中。

    针对特有的伪随机信号源，分析了其码型特点及数据流的电路实现，并且采用这一码型时的优势，同时针对不同的网络分析了不同误码测试方法对器件的影响。

    文中对每一个模块包括有伪随机码发生器、同步帧的插入与检测、8b10b 编解码与串并转换，数据比较模块进行了Verilog 代码的仿真验证，同时采用protel 软件完成了单片机中串口模块和最小系统。在完成所有的模块后，对误码仪发送端和接收端分别进行了仿真，发射端延时在10ms 左右，接收端延时在20ms 左右。

部分文件列表

文件名 大小
基于FPGA的3G误码仪的设计与研究.pdf 5M

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号