积分商城

最新搜索： stm32f7 固件库 频率计 HFBR-0310Z光纤发射和接收电路 Allegro封装库 8051f310 AP6236
您现在的位置是：首页 > 技术资料 > 基于FPGA的高性能D类功放控制器设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的高性能D类功放控制器设计与实现

更新时间：2019-12-25 13:58:22 大小：1M 上传用户：xiaohei1810查看TA发布的资源 标签：fpgaD类功放控制器 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对高性能音频 D 类功放系统，基于现场可编程门阵列（field programmable gate array，FPGA）设计，实现了一个双声道均匀脉冲宽度调制（uniform pulse width modulation，UPWM）型 D 类功放控制器。该控制器使用由相同子滤波器抽头级联构成的半带滤波器并时分复用乘法器，以降低可配置插值滤波器的硬件资源消耗，利用 sigma-delta 调制器的高开环增益，通过构造一个基于查找表的误差校正模块，以较小的硬件代价来预校正控制器使用 UPWM 技术在信号带宽内所带来的非线性失真。测试结果表明该控制器输出信噪比可达114 dB，互调失真仅为-97 dB。

部分文件列表

文件名 大小
基于FPGA的高性能D类功放控制器设计与实现.pdf 1M

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号