积分商城

最新搜索： iar 配色 stm32g0 STM32 stm32f030 stk500 HT24LC64
您现在的位置是：首页 > 教程 > 使用FPGA的算术逻辑单元设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

使用FPGA的算术逻辑单元设计

更新时间：2018-08-04 17:21:02 大小：106K 上传用户：杨义查看TA发布的资源 标签：fpga算术逻辑单元超前进位 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

该文档为基于FPGA的算术逻辑单元设计讲解文档，

摘　要: 介绍了一种使用可编程逻辑器件 FPGA 和V HDL 语言进行ALU 设计的方法。并在加法器模块的设计中使 用了超前进位的方法。使得所设计的ALU 具有很好的稳定性和较高的速度。 

关键词: FPGA V HDL; 算术逻辑单元; 超前进位


1　引　言 

随着可编程逻辑器件的发展, FPGA 的应用已经 越来越广泛, 且用可编程逻辑器件代替传统的普通集 成电路已成为一种发展的趋势。可编程逻辑器件 FP2 GA 以其高集成度、高速度、开发周期短、稳定性好而 受到了人们的青睐, 并得到了广泛的应用。由于算术 逻辑单元 (ALU ) 在运算中对系统性能要求很高, 而 采用中小规模的集成电路设计的系统既庞大又存在稳 定性的问题。因此, 用可编程逻辑器件 FPGA 来实现 算术逻辑单元是一个很好的选择。而硬件描述语言 (HDL ) 是使用可编程逻辑器件的不可缺少的工具, 所 以本文选用V HDL 语言。并以设计 4 位算术逻辑单元 为例, 来实现算术逻辑单元的功能, 又通过纯组合逻 辑电路和超级进位方法的应用, 使得在高速可编程逻 辑器件 FPGA 的基础上, 实现了算术逻辑单元在速度 上的进一步优化。

部分文件列表

文件名 大小
基于FPGA的算术逻辑单元设计.pdf 106K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号