推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存储芯片的电磁兼容性EMC设计与信号完整性协同优化.docx

资料介绍

面向存储芯片的电磁兼容性EMC设计与信号完整性协同优化

——从芯片级EMI控制到系统级电磁兼容的存储芯片设计

引言

电磁兼容性(EMC)是存储芯片设计中日益重要的考量因素。随着DDR5HBM3E的数据速率提升至6400 MT/s8192 MT/s,高速信号的电磁辐射和敏感度问题日益突出。电磁干扰(EMI)不仅影响存储芯片自身的正常工作,还可能干扰系统中的其他电子设备。信号完整性(SI)和电磁兼容性需要协同优化,在高速信号质量和电磁辐射之间取得平衡。本文系统分析面向存储芯片的EMC设计与信号完整性协同优化技术,从芯片级EMI控制到系统级电磁兼容的设计方案。

存储芯片的EMC挑战

EMI来源

存储芯片中电磁干扰的主要来源:

1. 高速I/ODDR5HBMI/O接口在高速开关过程中产生电磁辐射,辐射频率范围从MHzGHz

2. 时钟电路PLL和时钟分配网络以高频工作,时钟信号的谐波分量产生电磁辐射。

3. 电源网络:电源分配网络中的瞬态电流变化产生电磁辐射,辐射频率范围从kHzMHz

EMC标准

存储芯片需要满足的EMC标准:

1. CISPR 32:多媒体设备的电磁辐射标准,限制存储芯片在30MHz1GHz频率范围内的辐射。

2. FCC Part 15:美国联邦通信委员会的电磁辐射标准,限制存储芯片在消费电子产品中的电磁辐射。

3. IEC 61000-4:电磁抗扰度标准,测试存储芯片对电磁干扰的耐受能力。


部分文件列表

文件名 大小
面向存储芯片的电磁兼容性EMC设计与信号完整性协同优化.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载