积分商城

最新搜索： xc7a50t STM32F103C8T6 stm32f0 usb源码 aiwa I9300 Authorware 4.0
您现在的位置是：首页 > 技术资料 > 面向下一代DRAM的GAAFET与CFET晶体管架构设计与工艺集成.docx
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

面向下一代DRAM的GAAFET与CFET晶体管架构设计与工艺集成.docx

更新时间：2026-08-20 08:26:10 大小：40K 上传用户：潇潇江南查看TA发布的资源 标签：GAAFETCFETDRAM晶体管架构工艺集成 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

面向下一代DRAM的GAAFET与CFET晶体管架构设计与工艺集成

——从FinFET到GAA再到CFET的晶体管架构演进之路

引言

DRAM工艺节点已进入1a nm（12nm级）、1b nm（11nm级）和1c nm（10nm级）时代，并正向0a nm（个位数纳米级）迈进。随着工艺节点的微缩，传统FinFET晶体管在DRAM外围电路中面临着短沟道效应加剧、驱动电流下降和漏电流增大的问题。环绕栅极场效应晶体管（GAAFET）和互补场效应晶体管（CFET）作为下一代晶体管架构，有望在DRAM的外围电路和感测放大器中实现更高的性能和更低的功耗。本文系统分析GAAFET和CFET在DRAM中的应用前景，探讨其器件设计、工艺集成和电路优化方案。

从FinFET到GAAFET的演进

FinFET在先进DRAM中的局限性

在DRAM的1b nm及以下节点，FinFET面临以下挑战：

1. 鳍宽限制：FinFET的鳍宽（Fin Width）受限于光刻分辨率，在5nm鳍宽以下，量子限制效应导致载流子迁移率显著下降。

2. 漏电控制：随着栅极长度缩短至10nm以下，FinFET的亚阈值摆幅（SS）超过70 mV/dec，漏电流（Ioff）增大至nA级，影响DRAM的刷新特性。

3. 工艺复杂性：在DRAM的混合工艺中，阵列晶体管（Cell Transistor）和外围晶体管（Peripheral Transistor）需要不同的工艺优化，FinFET的工艺窗口有限。


部分文件列表

文件名 大小
面向下一代DRAM的GAAFET与CFET晶体管架构设计与工艺集成.docx 40K

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号