推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向下一代DRAM的GAAFET与CFET晶体管架构设计与工艺集成.docx

更新时间:2026-08-20 08:26:10 大小:40K 上传用户:潇潇江南查看TA发布的资源 标签:GAAFETCFETDRAM晶体管架构工艺集成 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

面向下一代DRAMGAAFETCFET晶体管架构设计与工艺集成

——FinFETGAA再到CFET的晶体管架构演进之路

引言

DRAM工艺节点已进入1a nm12nm级)、1b nm11nm级)和1c nm10nm级)时代,并正向0a nm(个位数纳米级)迈进。随着工艺节点的微缩,传统FinFET晶体管在DRAM外围电路中面临着短沟道效应加剧、驱动电流下降和漏电流增大的问题。环绕栅极场效应晶体管(GAAFET)和互补场效应晶体管(CFET)作为下一代晶体管架构,有望在DRAM的外围电路和感测放大器中实现更高的性能和更低的功耗。本文系统分析GAAFETCFETDRAM中的应用前景,探讨其器件设计、工艺集成和电路优化方案。

FinFETGAAFET的演进

FinFET在先进DRAM中的局限性

DRAM1b nm及以下节点,FinFET面临以下挑战:

1. 鳍宽限制FinFET的鳍宽(Fin Width)受限于光刻分辨率,在5nm鳍宽以下,量子限制效应导致载流子迁移率显著下降。

2. 漏电控制:随着栅极长度缩短至10nm以下,FinFET的亚阈值摆幅(SS)超过70 mV/dec,漏电流(Ioff)增大至nA级,影响DRAM的刷新特性。

3. 工艺复杂性:在DRAM的混合工艺中,阵列晶体管(Cell Transistor)和外围晶体管(Peripheral Transistor)需要不同的工艺优化,FinFET的工艺窗口有限。


部分文件列表

文件名 大小
面向下一代DRAM的GAAFET与CFET晶体管架构设计与工艺集成.docx 40K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载