推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

DRAM存储单元电路设计与架构演进.docx

资料介绍

DRAM存储单元电路设计与架构演进

1 引言

DRAM(动态随机存取存储器)的核心存储单元由1T1C(一个晶体管+一个电容器)结构构成,其电路设计直接决定了存储密度、读写速度和功耗。在平面DRAM3D DRAM演进的关键转折期,存储单元架构从6F²4F²乃至垂直堆叠的变革,正在重塑DRAM电路设计的底层逻辑。本章系统阐述DRAM存储单元电路设计的基本原理、关键电路模块和架构演进路径。

2 1T1C存储单元电路原理

2.1 基本结构

DRAM1T1C单元由一个选通晶体管和一个存储电容器组成。晶体管栅极连接字线(Word Line, WL),源极连接位线(Bit Line, BL),漏极连接电容器。当字线选通时,位线上的数据通过晶体管写入或读出电容器。

存储电容  是决定数据保持时间的关键参数。根据 ,电容值越大,存储电荷越多,保持时间越长。在1α/1β节点,存储电容值通常维持在15-30fF范围内。


部分文件列表

文件名 大小
DRAM存储单元电路设计与架构演进.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载