推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的模拟计算阵列中工艺偏差下的统计设计方法与良率优化.docx

资料介绍

面向存算一体芯片的模拟计算阵列中工艺偏差下的统计设计方法与良率优化

——Monte Carlo仿真到良率驱动的设计优化

引言

在存算一体芯片的量产中,工艺偏差导致芯片性能的统计分布,影响芯片的良率。统计设计方法通过Monte Carlo仿真和统计建模,评估芯片性能的统计分布,优化设计参数,提高良率。良率驱动设计将良率作为设计优化的目标函数,在满足性能要求的前提下,最大化良率。本文系统分析面向存算一体芯片的模拟计算阵列中工艺偏差下的统计设计方法与良率优化技术。

工艺偏差的统计特性

工艺偏差的分布

工艺偏差的统计分布特性:

1. 高斯分布:大多数工艺偏差服从高斯分布,如晶体管的阈值电压偏差、电阻的阻值偏差。

2. 对数正态分布:部分工艺偏差服从对数正态分布,如电阻的阻值偏差、电容的容值偏差。

3. 空间相关分布:工艺偏差在空间上具有相关性,相邻器件的偏差更相似,远距离器件的偏差更独立。

工艺偏差的影响

工艺偏差对存算一体芯片性能的影响:

1. ADC精度:工艺偏差导致ADC的参考电压偏移、比较器失调和电容失配,影响ADC的精度。

2. DAC精度:工艺偏差导致DAC的参考电压偏移、电流源失配,影响DAC的精度。

3. 存储单元电导:工艺偏差导致存储单元的电导值偏差,影响模拟MAC计算的精度。


部分文件列表

文件名 大小
面向存算一体芯片的模拟计算阵列中工艺偏差下的统计设计方法与良率优化.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载