推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的模拟计算阵列中芯片级电源完整性设计与协同仿真.docx

更新时间:2026-08-20 09:03:51 大小:39K 上传用户:烟雨查看TA发布的资源 标签:存算一体芯片电源完整性协同仿真去耦电容PDN阻抗 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

面向存算一体芯片的模拟计算阵列中芯片级电源完整性设计与协同仿真

——从片上去耦电容到PDN阻抗的电源完整性优化

引言

电源完整性(PI)是存算一体芯片实现稳定供电的关键技术。在存算一体芯片中,存算一体阵列、ADC/DAC和数字处理器对电源的稳定性要求不同,电源分配网络需要在全频率范围内保持低阻抗。片上去耦电容通过存储电荷,在电源电流瞬态变化时提供电荷,降低电源电压的波动。电源完整性协同仿真通过芯片-封装-PCB的协同分析,优化电源分配网络的设计。本文系统分析面向存算一体芯片的模拟计算阵列中芯片级电源完整性设计与协同仿真方法。

电源完整性的基本概念

目标阻抗

电源完整性的目标阻抗定义:

1. 目标阻抗Ztarget = (VDD × Ripple) / Ipeak,其中VDD为电源电压,Ripple为允许的电压纹波,Ipeak为峰值电流。

2. 频率范围:目标阻抗需在DC至芯片带宽的频率范围内满足要求,在DDR5中,频率范围需覆盖DC20GHz

3. 阻抗要求:在存算一体芯片中,模拟电源的目标阻抗需小于1mΩ,数字电源的目标阻抗需小于10mΩ

电源分配网络的组成

电源分配网络的组成:

1. 片内PDN:芯片内部的电源网格和去耦电容,提供高频电流。

2. 封装PDN:封装基板中的电源平面和去耦电容,提供中频电流。

3. PCB PDNPCB中的电源平面和去耦电容,提供低频电流。


部分文件列表

文件名 大小
面向存算一体芯片的模拟计算阵列中芯片级电源完整性设计与协同仿真.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载