推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的模拟计算阵列中工艺角仿真与设计鲁棒性优化.docx

资料介绍

面向存算一体芯片的模拟计算阵列中工艺角仿真与设计鲁棒性优化

——FF/SS/TT工艺角到统计仿真的电路设计可靠性

引言

在存算一体芯片的量产中,工艺偏差导致芯片性能的统计分布。工艺角仿真通过模拟极端工艺条件(FFSSTT)下的芯片性能,评估芯片设计的鲁棒性。在先进工艺节点中,工艺偏差的影响更加显著,传统的工艺角仿真已无法覆盖所有可能的工艺条件。统计仿真通过Monte Carlo方法模拟工艺偏差的随机分布,更准确地评估芯片的良率和性能分布。本文系统分析面向存算一体芯片的模拟计算阵列中工艺角仿真与设计鲁棒性优化方法。

工艺偏差的来源

全局偏差

全局偏差影响所有器件的一致性:

1. 工艺角偏差:工艺角(FFTTSS)导致所有晶体管的阈值电压、迁移率和氧化层厚度整体偏移。

2. 温度梯度:在晶圆级制造中,温度梯度导致不同区域的器件特性差异。

3. CMP厚度偏差CMP工艺导致晶圆中心和边缘的薄膜厚度差异,影响器件特性。

局部偏差

局部偏差导致相邻器件的特性差异:

1. 随机掺杂波动:在先进工艺中,沟道中的掺杂原子数量少,随机掺杂波动导致阈值电压偏差。

2. 线边缘粗糙度:光刻和刻蚀工艺中的线边缘粗糙度导致晶体管尺寸偏差。

3. 颗粒缺陷:制造过程中的颗粒缺陷导致局部器件特性异常。


部分文件列表

文件名 大小
面向存算一体芯片的模拟计算阵列中工艺角仿真与设计鲁棒性优化.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载