推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

面向存算一体芯片的模拟计算电路非理想性校准与补偿技术.docx

更新时间:2026-08-20 08:25:07 大小:39K 上传用户:潇潇江南查看TA发布的资源 标签:存算一体模拟计算非理想性校准忆阻器补偿技术 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

面向存算一体芯片的模拟计算电路非理想性校准与补偿技术

——从器件非线性和工艺偏差到系统级自校准的解决方案

引言

存算一体(Computing-in-Memory, CiM)芯片通过在存储阵列内直接执行模拟计算操作,在AI推理、边缘计算和低功耗应用中展现出显著的能效优势。然而,模拟计算电路——尤其是基于电流累积的乘累加(MAC)操作——受到器件非理想性的严重影响,包括忆阻器的电导非线性和波动、晶体管的工艺偏差、温度漂移以及模拟电路中的噪声和失调。这些非理想性导致计算精度下降,限制了存算一体芯片在高精度场景中的应用。本文系统分析模拟计算电路中非理想性的来源和影响,并探讨校准与补偿技术的设计方法。

模拟计算非理想性的来源分析

忆阻器电导非线性和波动

在基于ReRAMPCM的存算一体阵列中,存储单元的电导值在编程后呈现显著的时变特性。关键非理想性包括:

1. 电导漂移PCM单元在编程后,非晶态区域的电阻随时间以幂律关系增大,导致存储的电导值偏离目标值。在10⁴秒后,电导变化可达20%30%

2. 电导波动ReRAM单元的SET/RESET操作具有随机性,即使在相同编程条件下,相邻单元的电导差异可达10%15%

3. 非对称更新PCMReRAM的增量编程(Incremental Programming)在SETRESET方向上的电导变化幅度不对称,给梯度下降类算法带来收敛困难。

晶体管工艺偏差

SRAM-CiM宏单元中,6T/8T位元结构的晶体管阈值电压失配导致读电流的偏差。在先进工艺节点(7nm以下),阈值电压的标准偏差可达30mV50mV,对应读电流偏差约5%10%


部分文件列表

文件名 大小
面向存算一体芯片的模拟计算电路非理想性校准与补偿技术.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载