推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

存储芯片的噪声分析与低噪声设计技术.docx

资料介绍

存储芯片的噪声分析与低噪声设计技术

1 引言

噪声是限制存储芯片性能的根本因素之一。在DRAM感测放大器中,噪声决定了可检测的最小位线电压差;在NAND闪存中,噪声影响多级单元(TLC/QLC/PLC)的读取精度;在高速接口中,噪声限制数据传输的误码率。本章系统分析存储芯片中的主要噪声源、噪声抑制技术以及低噪声设计方法。

2 存储芯片噪声源

2.1 散粒噪声

散粒噪声(Shot Noise)源于电流的离散性,在存储单元和感测放大器中普遍存在。散粒噪声的功率谱密度为:

 

其中q为电子电荷,I为平均电流。在DRAM的位线放电过程中,散粒噪声限制了可检测的最小电荷差。

2.2 闪烁噪声

闪烁噪声(1/f Noise)在CMOS晶体管中普遍存在,低频时噪声功率密度与1/f成正比。闪烁噪声对感测放大器的低频灵敏度有显著影响。

2.3 随机电报噪声

随机电报噪声(RTN)来自单个陷阱对载流子的随机捕获和释放,导致器件电流的随机跳变。在深亚微米器件中,RTN幅度可达总电流的10%以上,是多级单元读取的主要噪声源。


部分文件列表

文件名 大小
存储芯片的噪声分析与低噪声设计技术.docx 38K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载