推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

芯片设计中的可测性设计与扫描链插入.docx

更新时间:2026-08-11 08:11:24 大小:39K 上传用户:他山之石可攻玉查看TA发布的资源 标签:可测性设计扫描链DFT测试压缩边界扫描 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

芯片设计中的可测性设计与扫描链插入

可测性设计(Design for Test, DFT)是集成电路设计中确保芯片能够有效测试的关键技术。随着芯片规模和复杂度的增加,测试成本在芯片总成本中的占比不断上升。扫描链是最基本的DFT技术,通过将触发器连接成移位寄存器链,在测试模式下可以设置和观察内部状态,显著提高数字电路的可测试性。本文系统分析DFT的基本原理、扫描链结构、测试压缩技术以及边界扫描标准。

DFT的基本概念

DFT的目标

可测性设计的目标包括:

· 提高故障覆盖率:检测更多制造缺陷

· 降低测试成本:减少测试时间和测试数据量

· 简化测试流程:支持自动测试设备

· 诊断能力:定位故障位置

可测试性指标

可测试性用以下指标衡量:

· 可控性:设置内部节点为特定值的难易程度

· 可观测性:观察内部节点状态的难易程度


部分文件列表

文件名 大小
芯片设计中的可测性设计与扫描链插入.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载