推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

芯片设计中的混合信号边界扫描与测试访问.docx

更新时间:2026-08-07 08:34:25 大小:37K 上传用户:潇潇江南查看TA发布的资源 标签:芯片设计 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

混合信号边界扫描在单一芯片上实现模拟和数字电路的测试访问,在混合信号SoC3D IC中确保芯片的可测试性。IEEE 1149.1JTAG)标准在数字电路中提供边界扫描测试,IEEE 1149.4(混合信号测试总线)标准扩展了模拟测试功能,在芯片的模拟引脚上提供测试访问。本文将从JTAG基础、边界扫描单元、模拟测试总线、测试访问端口、内建自测试以及设计实例等方面,系统阐述混合信号边界扫描与测试访问的设计方法。

JTAG基础

JTAG是芯片测试和调试的标准接口,提供边界扫描测试功能。

1. JTAG接口JTAG接口由5个引脚组成:TDI(测试数据输入)、TDO(测试数据输出)、TCK(测试时钟)、TMS(测试模式选择)和TRST(测试复位,可选)。

2. TAP控制器TAP(测试访问端口)控制器在JTAG中管理测试和调试指令,通过TMS信号在16个状态之间切换,控制指令寄存器和数据寄存器的操作。

3. 边界扫描寄存器:边界扫描寄存器(BSR)在芯片的每个I/O引脚串联一个边界扫描单元,在测试模式下可独立控制引脚输出电平或捕获引脚输入电平。

模拟测试总线

IEEE 1149.4标准在混合信号芯片中提供模拟测试访问。

1. 模拟测试总线结构IEEE 1149.4在芯片的每个模拟引脚上增加一个模拟边界扫描单元(ABM),ABM包含一个开关网络,在测试模式下将模拟引脚连接到测试总线(AT1AT2)。

2. ABM设计ABM在模拟引脚和核心电路之间插入,在正常模式下直通,在测试模式下将引脚连接到测试总线。ABM的开关使用传输门,在导通时保持低失真,在关断时保持高隔离度。


部分文件列表

文件名 大小
芯片设计中的混合信号边界扫描与测试访问.docx 37K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载