推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

芯片设计中的开关电容滤波器与噪声分析.docx

更新时间:2026-08-07 08:20:55 大小:39K 上传用户:烟雨查看TA发布的资源 标签:芯片设计开关电容滤波器 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

开关电容(SC)滤波器利用电容和开关的充放电实现滤波功能,在音频编解码器、通信接收机和传感器接口中广泛应用。SC滤波器的频率响应由电容比和时钟频率决定,精度远高于连续时间RC滤波器,不受工艺波动和温度变化的影响。然而,SC滤波器的噪声性能受采样噪声(kT/C噪声)、运放噪声和时钟馈通的影响,需要在设计中精确分析和优化。本文将从SC积分器、SC滤波器拓扑、kT/C噪声、运放噪声、噪声折叠以及低噪声设计等方面,系统阐述开关电容滤波器与噪声分析的技术方法。

时钟馈通与电荷注入

SC滤波器中的开关非理想性引入额外的噪声和失真。

1. 时钟馈通:时钟馈通通过开关管的栅极-源极/栅极-漏极重叠电容将时钟信号耦合到信号路径,在SC积分器的输出端产生时钟毛刺。时钟馈通使用互补开关(NMOSPMOS的时钟馈通相互抵消)和虚拟开关(Dummy Switch)抑制。

2. 电荷注入:开关管从导通到关断时,沟道中的电荷通过源极和漏极释放,在采样电容上产生电压误差。电荷注入使用互补开关和底部板采样(Bottom-Plate Sampling)技术抑制。

3. 相关双采样CDSSC滤波器中使用两次采样消除低频噪声和直流偏移。CDS在采样阶段同时采样输入信号和运放的失调电压,在积分阶段将失调电压从输出中减去,等效失调电压可降低至1 mV以下。


部分文件列表

文件名 大小
芯片设计中的开关电容滤波器与噪声分析.docx 39K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载