- 1
- 2
- 3
- 4
- 5
时钟相位抖动分析
资料介绍
时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。
随着通信系统中的时钟速度迈入GHz级，相位噪声和抖动这两个在模拟设计中十分关键的因素，也开始在数字芯片和电路板的性能中占据日益重要的位置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态
范围。
图1
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了相位噪声和抖动的基本概念，分析了它们对系统性能的影响，并给出了能够将相位抖动和噪声降至最低的常用电路技术。
部分文件列表
| 文件名 | 大小 |
| 时钟相位抖动分析.docx | 383K |
最新上传
- 打赏
- 30日榜单
-
21ic小能手 打赏10.00元 2天前
-
21ic小能手 打赏20.00元 2天前
-
21ic小能手 打赏20.00元 2天前
-
注册1 打赏0.01元 3天前
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.05元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
-
注册1 打赏0.01元 3天前
用户：21ic下载
-
注册1 打赏0.01元 3天前
用户：21ic下载
-
21ic小能手 打赏0.03元 3天前
用户：21ic下载
-
21ic小能手 打赏0.01元 3天前
用户：21ic下载
-
21ic小能手 打赏0.01元 3天前
用户：21ic下载
-
21ic小能手 打赏0.02元 3天前
全部评论(0)